Casa Consumatori SanDisk annuncia le operazioni di linea pilota di chip NAND 256D a 3 strati da 48 Gigabit a 3 bit per cella e di linea pilota NAND 3D

SanDisk annuncia le operazioni di linea pilota di chip NAND 256D a 3 strati da 48 Gigabit a 3 bit per cella e di linea pilota NAND 3D

by Lile Smith

SanDisk ha annunciato il primo chip NAND 256D a 3 strati da 48 Gb e 3 bit per cella (TLC) che utilizza la tecnologia BiCS, nonché l'inizio delle operazioni della linea pilota NAND 3D a Yokkaichi, in Giappone, in uno sforzo congiunto con il suo partner, Toshiba. Il chip X256 BiCS da 3 Gb di SanDisk è realizzato per un'ampia gamma di casi d'uso, tra cui prodotti consumer, client, mobili e aziendali. Inizialmente entrambe le società ha annunciato lo sviluppo della NAND 48D a 3 strati alla fine di marzo di quest'anno.


SanDisk ha annunciato il primo chip NAND 256D a 3 strati da 48 Gb e 3 bit per cella (TLC) che utilizza la tecnologia BiCS, nonché l'inizio delle operazioni della linea pilota NAND 3D a Yokkaichi, in Giappone, in uno sforzo congiunto con il suo partner, Toshiba. Il chip X256 BiCS da 3 Gb di SanDisk è realizzato per un'ampia gamma di casi d'uso, tra cui prodotti consumer, client, mobili e aziendali. Inizialmente entrambe le società ha annunciato lo sviluppo della NAND 48D a 3 strati alla fine di marzo di quest'anno.

Precedentemente a due bit per cella, BiCS è un'architettura di memoria non volatile progettata per fornire livelli avanzati di densità, scalabilità e prestazioni ai dispositivi basati su flash. SanDisk indica inoltre che la memoria NAND BiCS migliorerà notevolmente la resistenza in scrittura e cancellazione, la velocità di scrittura e l'efficienza energetica complessiva rispetto alla precedente NAND 2D convenzionale.

Disponibilità

Il chip X256 BiCS da 3 Gb di SanDisk sarà disponibile nei prodotti dell'azienda nel corso del 2016.

Sito web SanDisk

Sito web Toshiba

Discuti questa storia

Iscriviti alla newsletter di StorageReview