AMD宣布，其代号为“Venice”的下一代EPYC处理器已在台湾台积电采用2nm工艺量产。该公司还计划扩大台积电位于亚利桑那州工厂的产能，这标志着其更广泛的战略举措，即实现先进节点产能多元化，并扩大云和人工智能部署的供应规模。
“威尼斯”处理器定位为首款采用台积电2nm制程工艺的高性能计算（HPC）级处理器。向2nm工艺的过渡预计将提升每瓦性能和晶体管密度，这两项指标对于面临电力和散热限制的数据中心运营商至关重要。AMD将这一里程碑视为其持续推进的EPYC路线图执行计划的一部分，重点在于实现更高的核心密度、更高的能效以及计算子系统之间更紧密的集成。
预计威尼斯还将推出新的 SP7 插槽，这是一个比即将推出的 SP5 更大的平台，旨在容纳更高的供电能力、更多的内存通道和更大的 I/O 带宽，以支持每个插槽中显著更高的核心数量。
随着人工智能和数据中心编排的出现，CPU 的角色不断扩展
AMD强调，即使加速器负责模型训练和推理，CPU仍然是现代AI基础设施的核心。在生产环境中，CPU负责协调数据管道、管理存储和网络协议栈、保障安全以及协调分布式工作负载。随着AI向更复杂的智能体工作流程演进，这些职责不断扩展，对CPU性能、内存带宽和I/O提出了更高的要求。
“威尼斯”架构的量产与这一转变相契合。通过采用 2nm 工艺，AMD 旨在提升效率和吞吐量，从而支持大规模 AI 集群以及传统的企业级和高性能计算 (HPC) 工作负载。该公司持续看到 EPYC 处理器在超大规模和企业级环境中的应用势头强劲，在这些环境中，整合和能效仍然是关键的购买考量因素。
制造战略与台积电合作关系
台湾的初期生产之后，AMD计划在台积电位于亚利桑那州的工厂逐步提高产能，这体现了AMD力求在领先制造技术和地域灵活性之间取得平衡的努力。考虑到数据中心基础设施采购中供应链和监管方面的考量，这种策略对企业买家而言日益重要。
AMD 和台积电在制程和封装技术方面持续合作。除了 2nm 制程节点外，AMD 还在其更广泛的数据中心和人工智能产品组合中应用了包括 SoIC-X 和 CoWoS-L 在内的先进封装技术。这些技术能够实现更高带宽的互连，并提高计算芯片、内存和加速器之间的集成度，而这些如今已成为人工智能优化平台的标准要求。
“Verano”路线图展望
展望未来，AMD计划在其第六代EPYC处理器“Verano”上进一步应用台积电的2nm工艺。Verano预计将在性价比和能效比方面有所提升，并针对云计算和人工智能工作负载进行了设计优化。AMD还表示将支持包括LPDDR在内的先进内存技术，这有望提升横向扩展部署中的能效和内存带宽。
Verano预计将采用全新的SP8插槽，该插槽取代了现有的SP6，并面向更传统的功耗环境。SP8定位主流和入门级服务器部署，在保持更熟悉的散热性能的同时，也受益于2nm工艺、新一代I/O接口和更新的内存支持。双插槽策略使AMD能够更广泛地覆盖数据中心领域，其中SP7满足最高性能需求，而SP8则支持通用企业和边缘基础设施中注重功耗和成本的应用场景。
威尼斯加速器和Verano路线图凸显了AMD对CPU创新作为人工智能基础设施基础层的持续投入。尽管GPU和加速器占据了新闻头条，但CPU仍然是数据传输和系统编排的关键控制平台。工艺和封装技术的进步将直接影响下一代数据中心扩展计算、存储和网络资源的效率。
随着Venice处理器投产，Verano处理器即将问世，以及两款全新接口重塑平台格局，处理器市场即将迎来一段异常活跃的时期。我们期待AMD在2026年AMD人工智能发展大会上会带来怎样的惊喜，届时，AMD的下一阶段路线图预计将更加清晰地呈现在世人面前。
Amazon